Tecnologia CMOS

Vimos como funciona o MOSFET no artigo anterior… O capacitor formado entre o substrato e  a placa metálica, separados por um fino filme de óxido isolante “expulsa” os portadores de carga majoritários do substrato formando um “canal” ou um “campo” entre os cristais da fonte e do dreno, diminuindo a resistência elétrica entre esses terminais.

Como existem dois tipos de transístores MOSFET: O de canal N e o de canal P, onde a carga do Gate, em relação ao substrato, é complementar, nada mais justo que usar esses dois tipos para construir circuitos lógicos.

Para efeitos de comparação, eis o circuito lógico da mesma porta inversora que mostrei quando expliquei a tecnologia TTL:

Inverter CMOS

Simples assim…

Se A for GND, o gate do MOSFET canal N estará descarregado, oferecendo grande resistência elétrica entre S e D, mas o gate do MOSFET canal P estará carregado de forma tal a formar um canal P (V_G < V_B), fazendo com que ele conduza, ligando V_{DD} à saída Y. E, veja que o caso contrário também ocorre…

Não tem diodos, resistores e o circuito é extremamente simples.

Assim como nos TTLs, temos que obedecer faixas onde o sinal A será interpretado como sendo de nível baixo e alto. Mas, diferente dos TTLs, como não há correntes de polarização ou, pelo menos, só no tempo ínfimo de carga dos “capacitores”, não temos resistores grandes que adicionariam divisores de tensão ao circuito. As faixas são simétricas! O nível baixo é, praticamente, a faixa de 0 V até \frac{1}{3} de V_{DD}. O nível alto, de \frac{2}{3} até V_{DD}.

Note que aqui os níveis de tensão de alimentação são V_{DD} e V_{SS}. O “D” vem de “drain” e o “S” de “source”, em referência aos pinos dos MOSFETS. E, o importante é que a diferença de pontencial entre eles, não o valor “absoluto”… No TTL, tanto os CIs quanto todo o resto do circuito externo, tem que ser alimentados entre +5 V e 0 V (terra ou “ground”)… Nos CMOS, desde que a diferença V_{DD}-V_{SS} esteja dentro do limite, pode-se usar qualquer valor.

Existem, é claro, limites para as correntes de saída do circuito. Dependendo do circuito integrado elas podem ser um pouco mais altas do que as portas equivalentes TTL… E, por falar em TTL, existem CIs da família 74 que são são implementações em CMOS! Esses CIs tem nomenclatura “HC” depois do 74, como o 74HC04, que suporta correntes de saída (tanto no nível baixo quanto alto) de, no máximo, cerca de 25 mA… Compare com a limitação de 16 mA e 400 μA da série 74 “normal”…

A antiga desvantagem dos CMOS:

Na época em que circuitos integrados lógicos eram, basicamente, divididos entre as famílias 74 (TTL) e 40 (CMOS), os CMOS tinam a desvantagem de serem mais lentos. Isso porque o capacitor formado entre o Gate e Body é relativamente maior do que a capacitância oferecida pelos BJTs. Com capacitâncias maiores, aumenta-se a constante de tempo de carga/descarga dos capacitores e introduz-se um atraso considerável na resposta dos circuitos lógicos.

Esse não é mais um problema… A tecnologia MOS permite miniaturização quase a nível molecular, enquanto BJTs não oferecem tal feature.

A outra vantagem da tecnologia MOS é que os circuitos podem ser construídos em camadas. Note que um MOSFET canal N é construído “cavando” o espaço onde ficarão os cristais N da fonte e dreno. Esses outros cristais são colocados no lugar por algum processo químico… depois, coloca-se uma máscara isolante de óxido de silício e, por fim, outra máscara de metal… voilà, temos um circuito lógico.

Nos TTLs, hoje em dia, algo desse jeito também é feito, mas a configuração é mais difícil e tornou-se mais custosa.

Ahhh… sim, tem ainda outra vantagem. Circuitos lógicos da família 40 costumam suportar uma faixa bem variada de tensões de alimentação do CI. de +3 até +15 V. É outro contrate com a lógica TTL, que só permite, em sua forma padrão, +5 V.

Anúncios